RC corner，RC指的是gate跟network的寄生参数，寄生参数抽取工具（比如Starrc）根据电路的物理信息，抽取出电路的电阻电容值，再以寄生参数文件（Spef）输入给STA工具（PT），常见的寄生参数文件格式为SPEF/QrcTechfile。

介电材料、绕线材料、线间距、线宽及线的厚度这些物理特性决定了network的RC值。

Network电容：

• 耦合电容：Coupling capacitance=e*T/S
• 表面电容：Surface capcitance=e*W/H
• 边缘电容：Fringe capcitance
  决定容值的因素：
• 介电常数：e
• 线宽：W
• 线厚：T
• 线间距：S
• 介电材料的厚度：H

随着工艺进步，W, S, T 逐代递减，表面电容跟随减小，耦合电容随之增加，耦合电容在总电容中占比增加，当线厚 T 一定时为了减少耦合电容要么增加线间距要么减小介电常数。通常为了减小噪声敏感信号线（如clock net）上的耦合电容，在物理实现时会人为增加对应信号的线宽及线间距，俗称NDR。

Network电阻：
R=r/W*T, r为电阻率，除了跟线宽 W 和线厚 T 相关之外，还跟温度相关，随着温度的上升而增大。

由上面的分析可知，Network的单位电容和单位电阻是不可能同时最大或同时最小的。有了这些铺垫，来看一下不同工艺结点是如何定义RC corner的。
90nm 之前，Cell delay占主导，Network电容主要是对地电容，STA只需要两个RC corner即可：

• Cbest(Cmin): 电容最小电阻最大
• Cworst(Cmax):电容最大电阻最小

90nm 之后，netdelay的比重越来越大，而且network的耦合电容不可忽略，所以又增加了两个RC corner:

• RCbest(XTALK corner): 耦合电容最大，（对地电容*电阻）最小
• RCworst(Delay corner): 耦合电容最小，（对地电容*电阻）最大

至此总共有两个需要setup timing sign-off的RC corner，有四个需要hold timing sign-off的RC corner：

• Setup time sign-off 的RC corner是: Cworst / RCworst
• Hold time sign-off 的RC corner是: Cbest / RCbest / Cworst / RCworst

其中：
C-best:

• It hasminimum capacitance. So also known as Cmin corner.
  它具有最小电容。因此也称为 Cmin corner。
• InterconnectResistance is larger than the Typical corner.
  互连电阻比典型 corner 更大。
• Thiscorner results in smallest delay for paths with short nets and can be used formin-path-analysis.
  这个角落对于短网路径产生的延迟最小，可用于最小路径分析。

C-worst:

• Refers tocorners which results maximum Capacitance. So also known as Cmax corner.
  指产生最大电容的角落。因此也称为 Cmax 角落。
• Interconnectresistance is smaller than at typical corner.
  互连电阻比典型角落更小。
• Thiscorners results in largest delay for paths with shorts nets and can be used formax-path-analysis.
  这个角落对于短网路径产生的延迟最大，可用于最大路径分析。

RC-best:

• Refers tothe corners which minimize interconnect RC product. So also known as RC-mincorner.
  指的是使互连 RC 乘积最小的拐角。因此也称为 RC 最小拐角。
• Typicallycorresponds to smaller etch which increases the trace width. This results insmallest resistance but corresponds to larger than typical capacitance.
  通常对应较小的蚀刻，这会增加走线宽度。这会导致最小的电阻，但对应于比典型值更大的电容。
• Corner hassmallest path delay for paths with long interconnects and can be used formin-path-analysis.
  拐角对于具有长互连的路径具有最小的路径延迟，可用于最小路径分析。

RC-worst:

• Refers tothe corners which maximize interconnect RC product. So also known as RC-maxcorner.
  指的是最大化互连 RC 乘积的拐角。因此也称为 RC-最大拐角。
• Typicallycorresponds to larger etch which reduces the trace width. This results inlargest resistance but corresponds to smaller than typical capacitance.
  通常对应较大的蚀刻，这会减小走线宽度。这会导致最大的电阻，但对应于比典型值更小的电容。
• _Corner haslargest path delay for paths with long interconnects and can be used formax-path-analysis.
  Corner 对具有长互连路径的路径具有最大的路径延迟，可用于最大路径分析。

从12nm开始，引入DPT（Double Patterning Technology）之后，在同一层layer上要做两次mask，两次mask之间的偏差，会导致线间距变化，从而影响耦合电容值，需要将这一因素考虑到RC corner中，所以DPT 的RC corner是：Cworst_CCworst, RCworst_CCworst, Cbest_CCbest, RCbest_CCbest.

因此12nm以下：

• Setup timesign-off 的RC corner是: Cworst_CCworst / RCworst_CCworst
• Hold timesign-off 的RC corner是: Cbest_CCbest / RCbest_CCbest / Cworst_CCworst /RCworst_CCworst
  ![[Pasted image 20250711173843.png|500]]

除以上这些corner外，还有一个corner叫Typical corner，对应于DPT的是Ctypical_CCworst, Ctypical_CCbest，这些corner不用于timing sign-off。

那么还会见到Cworst_T中的“T“代表什么意思？

Cworst_T中的"T"代表tighten，意味着更紧的RC取值范围，相较于Cworst使用的3sigma，Cworst_T采用1.5 sigma，所以_T的rc比不带_T的小，延时更小。但fab为了让hold保守些，只推荐setup带_T。是由FAB厂提供的，对工艺偏差更紧，对设计更友好。

文章出自，博客园https://www.cnblogs.com/lelin/p/11421362.html
个人认为比较好，遂转载，侵删！

代码与文字齐飞，逻辑共创意一色！若我的文章让你会心一笑，点个赞我们一起笑谈"IC人生"！