目录

1.引言

2.算法仿真效果

3.算法涉及理论知识概要

3.1 16QAM调制软解调原理

3.2 帧同步

3.3 卷积编码，维特比译码

4.Verilog程序接口

5.参考文献

6.完整算法代码文件获得

---

1.引言

        基于FPGA的16QAM软解调+卷积编码Viterbi译码通信系统开发,包含帧同步,高斯信道,误码统计,可设置SNR。系统包括16QAM调制模块，16QAM软解调模块，217卷积编码模块，维特比译码模块，AWGN信道模块，误码统计模块，帧同步模块，数据源模块等。

2.算法仿真效果

本系统是在

基于FPGA的16QAM软解调+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR_quartus 帧同步 仿真图-CSDN博客

基础上，增加了217卷积编码，维特比译码(不使用编译码IP核)，从而提升系统性能。

vivado2022.2测试

设置SNR=15db

设置SNR=6db

设置SNR=3db

系统RTL结构图如下图所示：

3.算法涉及理论知识概要

整体系统结构如下所示(其中解调部分为软解调算法实现)：

3.1 16QAM调制软解调原理

       16QAM是用两路独立的正交4ASK信号叠加而成，4ASK是用多电平信号去键控载波而得到的信号。它是2ASK调制的推广，和2ASK相比，这种调制的优点在于信息传输速率高。正交幅度调制是利用多进制振幅键控（MASK）和正交载波调制相结合产生的。16进制的正交振幅调制是一种振幅相位联合键控信号。16QAM的产生有2种方法：

（1）正交调幅法，它是有2路正交的四电平振幅键控信号叠加而成；

（2）复合相移法：它是用2路独立的四相位移相键控信号叠加而成。

这里采用正交调幅法。       

       数字信号是通过FPGA的输出端口生成的。在16QAM调制中，每个符号包含4个比特，因此需要一个4位二进制计数器来生成数字信号。计数器的输出被映射到星座图上的一个点，然后通过数字到模拟转换器（DAC）转换为模拟信号。串/并变换器将速率为Rb的二进制码元序列分为两路,速率为Rb/2.2-4电平变换为Rb/2的二进制码元序列变成速率为RS=Rb/log216的4个电平信号,4电平信号与正交载波相乘,完成正交调制,两路信号叠加后产生 16QAM信号.在两路速率为Rb/2 的二进制码元序列中,经 2-4电平变换器输出为4电平信号,即M=16.经4电平正交幅度调制和叠加后,输出16个信号状态,即16QAM.

      16QAM信号采取正交相干解调的方法解调，解调器首先对收到的16QAM 信号进行正交相干解调，一路与cosωct 相乘，一路与sinωct相乘。然后经过低通滤波器，低通滤波器LPF滤除乘法器产生的高频分量，获得有用信号，低通滤波器LPF输出经抽样判决可恢复出电平信号。

       16QAM软解调是一种常用的数字调制解调技术，用于将接收到的16QAM调制的信号转换为原始数据。该技术结合了16种相位和振幅的调制方式，通过软判决算法对接收信号进行解调，16QAM软解调的系统原理是将接收到的16QAM调制信号转换为软判决结果，从而恢复原始数据。软解调是一种非硬判决的解调方法，它利用接收信号的采样值和相位信息来判断信号所处的调制状态，并对其进行解调。在16QAM软解调中，接收信号经过采样后，通过比较采样值和16个调制点的距离，选择最近的调制点作为解调结果。

       16QAM调制将每四个比特映射到一个复数点上，共有16种相位和振幅的调制方式。每个复数点对应一个调制符号，通过软解调，我们可以确定接收到的信号所对应的调制符号，进而推导出原始数据。

3.2 帧同步

       在数字通信中，信息通常是以帧为单位进行组织和传输的。帧同步的目的是确定每一帧的起始位置，以便接收端能够正确地解调出每帧中的数据。

       设发送的帧结构为：帧同步码 + 信息码元序列 。帧同步码是具有特定规律的码序列，用于接收端识别帧的起始。

       帧同步的过程就是在接收序列中寻找与帧同步码匹配的位置，一旦找到匹配位置，就确定了帧的起始位置，后续的码元就可以按照帧结构进行正确的划分和处理。

3.3 卷积编码，维特比译码

        卷积编码是一种前向纠错编码方式，特别适用于无线通信和其他信道条件恶劣的应用场景。它主要通过卷积算子将信息序列映射成冗余度更高的码字序列。典型的卷积编码器由两个移位寄存器和一个加法器构成，遵循一定的生成多项式进行编码。

       设信息序列是 u(n)，卷积编码器的两个生成多项式为 G1​(D) 和 G2​(D)，则编码输出v(n) 可以表示为：

v(n)=u(n)G1​(D)+u(n−1)G2​(D)+…

此处D 是延迟算子，实际表达形式取决于具体选择的生成多项式阶数及系数。

       维特比译码是用于最大似然序列估计的一种动态规划算法，广泛应用于卷积编码以及其他序列编码的译码过程中。在卷积编码中，维特比译码器通过构造一棵称为“状态转移图”或“trellis”的树状结构来寻找最有可能的原始信息序列路径。

4.Verilog程序接口

 
module TOPS_16QAM(
input i_clk,
input i_clkdx,
input i_clkd2x,
input i_rst,
input signed[7:0]i_SNR,
input[1:0]i_en,
input i_dat,
//卷积编码
output [1:0]o_enc,
output      o_encs,output [3:0]o_ISET,
output  signed[15:0]o_I16QAM,
output  signed[15:0]o_Q16QAM,
output signed[15:0]o_I16QAMs,
output signed[15:0]o_Q16QAMs,
output signed[31:0]o_mod_T,
output signed[15:0]o_Nmod_T,output  signed[31:0]o_modc_R,
output  signed[31:0]o_mods_R,
output signed[31:0]o_Ifir_R,
output signed[31:0]o_Qfir_R,
output  [3:0]o_wbits,
output       o_bits,
output [1:0]o_bits_head,
output [7:0]o_peak,
output  o_en_data,
output  o_en_pn,
output  o_frame_start,
output o_dec_enable, 
output o_dec, 
output signed[31:0]o_error_num,
output signed[31:0]o_total_num  
);

5.参考文献

[1]向劲松,陈怀柔.QAM调制下基于卷积码与累加编码调制级联的纠错码性能研究[J].半导体光电, 2023(6):924-930.

6.完整算法代码文件获得

完整程序见博客首页左侧或者打开本文底部

V